Основные продукты микроэлектронной промышленности – интегральные схемы (ИС) на металл-оксид-полупроводниковых (МОП) транзисторах являются одним из ярким примеров экономической деятельности человека, где цена элемента - МОП-транзистора падает экспоненциально в течение 60 лет в соответствии с хорошо известным законом Мура. Главными компонентами СБИС-логики и памяти долгое время были резисторы, МОП-конденсаторы и МОП-транзисторы на основе кремния и его диоксида SiO2 с нанесенными сверху металлическими электродами. Сокращение размеров пассивной (конденсаторы и резисторы) и активной (МОП-транзисторы, переключатели и другие нелинейные устройства) электронной компонентной базы (ЭКБ) до нескольких десятков нанометров было движущей силой развития микроэлектроники с последней четверти прошлого и в первом десятилетии этого столетия. Подход обеспечил выполнение закона Мура ростом количества элементов на чипе, но пятнадцать лет назад из-за достижения физических пределов уменьшения толщины слоя SiO2 на 0,7 нм пришлось перейти на диэлектрики с высокой диэлектрической проницаемостью (high-k), чтобы сохранить управление носителями заряда в нанометровых каналах МОП-транзисторов в соответствии с принципом электростатического подобия Деннара [1].
В обзоре представлены результаты расчетов и экспериментов по миниатюризации компонентов кремниевых СБИС. Прежде всего, для повышения производительности необ-ходимо было увеличить тянущие электрические поля в каналах транзисторов, что приводило к заметному снижению подвижности носителей заряда при уменьшении длины канала [2]. Это, наряду с увеличением утечки из-за туннельных токов исток-сток, ограничило электрическую длину канала 10 нм даже при длине затвора в монослои графена и дихалькогенидов металлов. Выход из тупиковой ситуации был найден в трехмерной (3D) интеграции, сначала в виде двухзатворных (2G) транзисторов с полным обеднением в структурах кремний-на-изоляторе (КНИ), затем в виде так называемых плавниковых транзисторов (FinFET) с двумя, тремя или четырьмя (опоясывающими - GAA) затворами в каналах из нанопроводов (NW FET), нанолистов (NS FET или КНИ FinFET) и их 3D упаковок [3].
Этот подход сохранил тенденцию к уменьшению площади элементов и увеличению степени интеграции числа транзисторов, но не обеспечил рост производительности отдель-ных элементов. В качестве альтернативы в обзоре рассмотрен вариант увеличения функцио-нальности элементов заменой диэлектриков в конденсаторах, диодах и транзисторах сегне-тоэлектриками, а резисторов мемристорами, что ведёт к переходу от двоичной логики к нейроморфной, а также к реализации принципов радиофотоники, квантовых устройств и сенсоров с параллельной обработкой информации. Динамически регулируемый порог 2G КНИ МОП-транзисторов c тыльным затвором в скрытом диэлектрике в системе на кристалле (СнК) сохраняет сверхнизкое энергопотребление при гигабитной интеграции.
Работа финансировалась программами МОН РФ FWGW-2021-0003 и FNN-2022-0019.
Литература
1. H. Dennard, F.H. Gaensslen, Hwa-Neun Yu, V.L. Rideout, E. Bassous and A.R. Le-Blanc. Design of ion-implanted MOSFET's with very small physical dimensions. // IEEE J. Solid-State Circuits, 9, pp. 256 - 268, 1974.
2. V.P. Popov. Quasiballistic Transport of Charge carriers in nanometer FETs in the model of heterogeneous channel. // ECS Transactions, 25, pp. 411-417, 2009.
3. S. B. Samavedam, J. Ryckaert, E. Beyne, K. Ronse, N. Horiguchi, Z. Tokei, I. Radu, M. G. Barton, M. H. Na, A. Spessot, S. Biesemans. Future Logic Scaling: Towards Atomic Channels and Deconstructed Chips. // 2020 IEEE International Electron Devices Meeting (IEDM). DOI:10.1109/IEDM13553.2020.9372023.